接合型電界効果トランジスタ (JFET) の動作原理

一般に，FETはG（ゲート），D（ドレイン），S（ソース）という３つの端子を持ち，GS間の電圧VGSを変化させることにより，DS間の電流（ドレイン電流）IDを変える。

ここでは，Nチャンネル型JFETのしくみだけを説明する。Nチャンネル型JFETは，

　　　　　　　または　　

という記号で書かれるが，実際の構造は右図のようになっている。

GS間はPN接合になっているが，これに逆電圧をかけるので，ゲートのp型半導体の周囲には空乏層ができる。

DS間にも電圧VDSが加わっているので，DG間の逆電圧はさらに大きくなるため，空乏層はドレイン側で大きくなる。

空乏層に挟まれたn型半導体の部分はチャンネル（水路の意）と呼ばれ，DS間の電圧により電子が流れる。これがドレイン電流IDである。
このチャンネルは，（正孔ではなく）電子を流すものであることから，Nチャンネルと呼ばれる。

一方，GS間はPN接合に対して逆電圧をかけているので，ゲート電流はほとんど0と考えてよい。
トランジスタのBE間は，順方向の電圧がかけられるので，ベース(B)に電流が流れる。FETの場合は，ゲートに電流が流れないのが大きな特徴である。

DS間の電圧VDSを増加させると，ドレイン電流IDも増加するが，ドレイン側の空乏層も大きくなっていく。

VDSがある程度大きくなると，ドレイン側の空乏層がチャンネルをふさぐ形になる。このときの電圧をピンチオフ電圧VPという。

GS間の逆電圧を大きくしていくと，チャンネルが完全にふさがれる点がある。このときのVGSもピンチオフ電圧と呼ばれVPと書くことが多いが，ここではVTと書くことにする。上記のピンチオフは，DG間の逆電圧によるドレイン付近の電界が，このピンチオフ電圧VTが作る電界になったときに相当する。

ピンチオフにより，電流が遮断されるわけではない。ピンチオフ部の抵抗が大きくなるので，DS間の電位差の大部分がピンチオフ部にかかり，電流を流そうとするからである。

ピンチオフが生じた後，さらにVDSを増加させると，空乏層がソース側に広がっていき，絞られたチャンネルが長くなっていく。そのためチャンネルの抵抗は大きくなっていく。

その結果，VDSを増加させても電流IDはほとんど増加しなくなる。この状態を，飽和状態という。
また，このときのドレイン電流を飽和ドレイン電流という。

飽和ドレイン電流の大きさは，VGSの大きさにより規則的に変化する。この性質を増幅回路などに利用することになる。

下図に，JFETの特性を示す。

左は，VGSを一定にしたときの，VDSとIDの関係である。
非飽和領域ではIDはVDSとともに増加していくが，飽和領域に入るとVDSを増加させてもIDはほぼ一定になる。

右は，飽和領域におけるVGSとIDの関係である。これはゲート特性と呼ばれ，増幅回路の設計などの際に基本的に重要となる。