ここではよく使われるNチャンネル型のみを示す。(Pチャンネル型は,P型・N型の半導体を逆にした構造で,バイアス電圧のかけ方も逆になる。)
また,JFETと共通した部分が多いので説明は簡略にしている。先に,JFETの動作原理を見ておいてもらいたい。
Nチャンネル型MOS FET(エンハンスメント型)は,
という記号で示されるが,実際の構造は右図のようになっている。
p型半導体の中に n型半導体が埋め込まれており,その表面が絶縁体である酸化物(SiO2)で覆われている。
n型はドレイン(D)とソース(S)端子に接続され,その間の酸化物にはアルミ蒸着してゲート(G)端子とする。通常は,図のようにp型の裏面はソースと接続する。
DS間に電圧VDSをかけても,D側のPN接合は逆電圧になるので空乏層が広がるだけである。しかし,GS間にある程度以上の電圧VGSをかけると,その電界により酸化物の裏面に電子が誘導され,電流を流すチャンネルが形成される。
この電流を担うのは電子であるから,このチャンネルはNチャンネルと呼ばれる。
チャンネルが形成された状態で,電圧VDSを増加させると,ドレイン電流IDも増加していく。
なお,ゲートは絶縁体に接続してあるので,ゲート電流は完全に0と考えてよい。(JFETよりさらに小さい。)
電圧VDSをさらに増加させると,ドレイン側の空乏層が拡大し,ある電圧でチャンネルのドレイン側がくびられる。この電圧をピンチオフ電圧VPという。
VGSが大きいほどチャンネルは太くなるので,ピンチオフ電圧も高くなる。
チャンネルのピンチオフが生じた後,さらにVDSを増加させると,空乏層が拡大してチャンネルをさらにしぼっていくので,電圧が上がってもドレイン電流IDはあまり増えなくなる。
この状態を飽和状態といい,このときのドレイン電流を飽和ドレイン電流という。
このようにして,JFETと似た振る舞いをする。
下に電力用(大電流用)MOS FETのデータを例示する。
左図は,VGSを一定にしたときの,VDSとIDの関係である。JFETと同様に,非飽和領域と飽和領域が見える。
右図は,飽和領域におけるVGSとIDの関係(ゲート特性)である。
上で説明したものはエンハンスメント型と呼ばれるもので,図のようにVGSの敷居電圧VTが正の領域になる。
JFETと同様に,VTが負になるようなMOS FETも作ることができ,こちらはディプレッション型と呼ばれる。